teste

3 CPU 3.1 Arquitetura
Os processadores da série Core i-5 possuem quatro gerações, e por tanto quatro microarquiteturas, sendo as gerações mais recentes uma expansão da geração anterior. Dentre a elas, temos a micro arquitetura Sandy Bridge, que expande a microarquitetura Nehalem, e foi lançada no mercado em 2011.
Os processadores com a microarquitetura Sandy Bridge são fabricados com a tecnologia 32nm. O controlador de memória, de vídeo e o controlador PCI Express, estão integrados no mesmo chip do processador.
Essa arquitetura é baseada no uso de uma GPU (Unidade de processamento gráfico) integrada. Apesar de estar integrada, a GPU utiliza um clock independente e tem seu próprio gerenciador de energia. Tem acesso as caches L3, que pode ser utilizada para armazenar informações como por exemplo texturas, reduzindo assim, a necessidade de buscar informações na memória RAM aumento, por tanto, o desempenho gráfico.
Para que os componentes internos do processador comuniquem-se, é utilizada a arquitetura em anel. Quando há a necessidade de comunicação entre o componentes do processador, o componente coloca a informação no anel para que seja enviada ao destinatário. Os componentes não se comunicam entre si diretamente, apenas pelo anel. Os componentes que utilizam o anel são os núcleos de processamento, as caches L3 (agora chamadas de Cache de Últimos Nível ou LLC), o agente de sistema (controlador de memória integrado, controlador do barramento PCI Express, unidade de controle de alimentação e vídeo 2D) e processador de vídeo 3D. Cada cache L3 não é ligada a um núcleo em particular, portanto cada núcleo pode acessar qualquer cache. Na figura abaixo você pode ver o anel representado pela linha preta e suas paradas pelas faixar vermelhas. O anel está localizado acima dos caches de memória. Ao todo são quatro anéis: o anel de dados (Data), de requisição (Request), de confirmação (Acknowledge) e o de verificação (Snoop). Cada componente escolhe quando usar o anel