Relatorio sd

CENTRO FEDERAL

DE

EDUCAÇÃO TECNOLÓGICA

DE

MINAS GERAIS • CEFET MG

Jônatas Tonholo
Anna Cláudia Nunes

Relatório da Prática 3

Relatório apresentado como requisito parcial para aprovação na disciplina Laboratório de Sistemas Digitais do curso de Engenharia de Computação do CEFET-MG.
Professor Jeferson Figueiredo Chaves

Belo Horizonte, Maio de 2011

• Introdução
Este relatório tem como objetivo descrever a pratica realizada no dia 14 de abril de 2011, no laboratório de Sistemas Digitais.
Foi proposto pelo professor uma prática dividida em 4 partes. O objetivo foi investigar o funcionamento de latchs, flip-flops e registradores no programa Quartus II, e no FPGA.
Flip-Flops são dispositivos básicos de memória. Na prática em questão, foram citados os FlipFlops R-S, um Flip-Flop D, e por fim um registrador utilizando Latch D e Flip-Flops D.
Um Flip-Flop S-R é um latch que recebe 3 entradas, que são: entrada de set, entrada de reset, e o clock. Sua função é armazenar as entradas da seguinte maneira: quando o set e o reset estão em baixo, e o clock em alto, o Flip-Flop conserva a saída anterior do sistema. Se o set vai para alto, e o reset para baixo, com o clock em alto, a saída passa para 1, se o set for para baixo, e o reset para alto com o clock alto, a saída vai para zero. No caso de o set e o reset forem para alto com o clock em alto, a saída seria algo inesperado. É importante salientar que os Flip-Flops com Clock só alteram seu estado se o clock estiver em alto, dependendo ou não da sensibilidade do Flip-Flop às bordas de subida ou descida do clock. No caso estudado na primeira parte, o Flip-Flop não era sensível às bordas.
Um Latch D ou Flip-Flop D tem como função armazenar dados, ou melhor, transmitir dados.
Seu set e reset se dá pela entrada D, e sua negação, e possui também um clock. Se sua entrada for alta, com clock alto, a saída é alta, ou seja, os dados serão transmitidos. Se a saída for baixa, com clock alto,