Processadores

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMÁTICA DISCIPLINA: TÉCNICAS DIGITAIS

Projeto do Processador Neander em: Nível de Portas Lógicas
O computador NEANDER foi criado com intenções didáticas 1 . O objetivo deste trabalho é implementar o NEANDER usando portas lógicas básicas (NAND, NOR, NOT, LATCHES E FLIP_FLOPS) e simular esse circuito em um simulador lógico de portas para verificar o funcionamento do circuito ao realizar um pequeno programa de 10 instruções gravado na memória.

O computador NEANDER tem as seguintes características: • Largura de dados e endereços de 8 bits • Dados representados em complemento de dois • 1 acumulador de 8 bits (AC) • 1 apontador de programa de 8 bits (PC) • 1 registrador de estado com 2 códigos de condição: negativo (N) e zero (Z)

1

Esta pseudo-máquina foi criada pelos Profs. Raul Weber e Taisy Weber para a disciplina Arquitetura de Computadores I da UFRGS.

Projeto do Datapath Passo 1: Projeto dos circuitos combinacionais A) Multiplexador 2:1 de largura de 8 bits. B) Unidade Aritmética e Lógica (UAL): conforme a seleção da UAL (selUAL), 5 operações diferentes podem ocorrer na UAL. A largura dos dados é de 8 bits. Note que a UAL é capaz de identificar quando o resultado é ZERO (Z) ou NEGATIVO (N).

Passo 2: Projeto dos circuitos sequenciais
A) Registradores de 8-bits ACC, REM,

RDM e INST(opcode) com carga paralela. Notem que todos esses registradores são iguais. Registrador NZ de 2 bits com carga paralela. Onde N (negativo) : indica sinal do resultado, 1 resultado é negativo e 0 - resultado é positivo. Z - (zero) : indica resultado igual a zero, 1 resultado é igual a zero e 0 - resultado é diferente de zero.

B) Contador de 8-bits PC com carga paralela e sinal de incremento. C) Memória RAM para programa e dados. A memoria será um grande banco de registradores de 16 endereços com largura de dados de 8bits. Na memoria haverão registradores, decodificadores

de endereços e o seletores.