Lab Dig - Pré Lab Exp 2

Escola Politécnica da USP
Departamento de Engenharia de Computação e Sistemas Digitais
PCS2308 – Laboratório Digital II

1. Objetivos
Durante esta experiência implementaremos com componentes discretos um transmissor serial assíncrono empregando o padrão RS-232 para enviar uma palavra de 7 bits, adicionada de um bit de paridade, para o terminal de um computador, permitindo visualizá-la conforme o código ASCII.
2. Descrição do Projeto
a)O projeto fornecido envia uma palavra de 7 bits, precedida de um start bit e sucedida por 1 bit de paridade e dois stop bits.
b)A sequência de bits na entrada dos deslocadores é: 0[chaves de 0 a 6][bit de paridade]11...
c)O primeiro bit de dados a ser transmitido é o valor da chave 0.
d)O bit de paridade é gerado por um CI responsável por verificar a paridade da palavra que recebe. O projeto implementa paridade ímpar.
e)A borda de subida do sinal /Partida inicia a transmissão dos bits.
f)O circuito de controle pode controlar o deslocamento dos bits de entrada abilitando e desabilitando o CLOCK de entrada dos Shift Registers.
g)12 bits devem ser transmitidos antes dos deslocadores serem bloqueados.
h)O circuito projetado é composto por 2 Shift Registers ligados em série que recebem os sinais de 7 chaves que corresponde à palavra que se deseja transmitir. O CLOCK destes registradores é bloqueado após todos os 12bits serem transmitidos. O bit de paridade é gerado por um CI que identifica paridade controlado por um chave de seleção.
j)Primeiro devem ser montados e testados o gerador de paridade e o registrador de deslocamento independentemente, e em seguida em conjunto. Após isto, é seguro implementar o bloco de controle, garantindo assim que qualquer problema na montagem final esteja relacionado apenas ao último bloco montado.
k)Deve ser verificado se alterando-se as posições das chaves o gerador de paridade cria corretamente um bit de paridade e se os registradores de deslocamento conseguem enviar a palavra