Risc e cisc

Disponível somente no TrabalhosFeitos
  • Páginas : 11 (2747 palavras )
  • Download(s) : 0
  • Publicado : 13 de junho de 2012
Ler documento completo
Amostra do texto
UNIVERSIDADE CASTELO BRANCO
ESCOLA SUPERIORDE GESTÃO E TECNOLOGIA
CURSO DE BACHARELADO EM SISTEMAS DE INFORMAÇÃO
1° Período
INTRODUÇÃO À COMPUTAÇÃO

ARQUITETURA DE PROCESSADORES RISC
X
ARQUITETURA DE PROCESSADORES CISC

Diogo de Paula Menezes Finizola
Davi de Freitas

Rio de Janeiro, Jun. 2012

Diogo de Paula Menezes Finizola
Davi de Freitas
Alunos do Curso de Bacharelado emSistemas de Informação da Universidade Castelo Branco.

ARQUITETURA DE PROCESSADORES RISC X ARQUITETURA DE PROCESSADORES CISC

Trabalho apresentado como requisito parcial para
Aprovação em A2 na disciplina Introdução a
Computação da UCB.

Prof. Antônio José Dias da Silva

Rio de Janeiro, Jun. 2012

SUMÁRIO

1.INTRODUÇÃO.......................................................................................................... 4
2. ARQUITETURA CISC.............................................................................................. 5
3. CARACTERÍSTICAS DA ARQUITETURA CISC.................................................. 5
4. ARQUITETURA RISC.............................................................................................. 7
5. CARACTERÍSTICAS DAARQUITETURA CISC.................................................. 9
6. DIFERENÇAS ENTRE ARQUITETURAS RISC E CISC....................................... 9
6.1 RISC.......................................................................................................................... 10
6.2CISC.......................................................................................................................... 10
7. PRINCIPAL DIFERENÇA ENTRE RISC E CISC................................................... 11
8. CONCLUSÃO............................................................................................................ 12
9. REFERÊNCIAS.......................................................................................................... 13

1. INTRODUÇÃOMáquinas CISC (Complex Instruction Set Computer) têm um conjunto de instruções grande, de tamanhos variáveis, com formatos complexos. Muitas dessas instruções são bastante complicadas, executando múltiplas operações quando uma única instrução é dada (por exemplo, é possível realizar um loop complexo usando apenas uma operação assembly). O problema básico com máquinas CISC é que um conjunto pequeno deinstruções complexas torna o sistema consideravelmente mais lento. Os projetistas decidiram retornar a uma arquitetura mais simples, delegando ao compilador a responsabilidade de produzir código eficiente com esse novo conjunto de instruções. Máquinas que utilizam esta filosofia são chamadas de máquinas RISC.
A arquitetura RISC (Reduced Instruction Set Computer), como o próprio nome já diz, tem comoprincipal objetivo simplificar as instruções de modo que elas possam ser executadas mais rapidamente. Cada instrução executa apenas uma operação, que são todas do mesmo tamanho, tem poucos formatos, e todas as operações aritméticas devem ser executadas entre registradores (dados da memória não podem ser utilizados como operandos). Praticamente todos os conjuntos de instruções (para qualquerarquitetura) lançados desde 1982 têm sido RISC, ou alguma combinação entre RISC e CISC.

2. ARQUITETURA CISC

No inicio dos anos 70, quer porque os compiladores eram muito pobres e pouco robustos, quer porque a memória era lenta e cara causando sérias limitações no tamanho do código, levou a que uma certa corrente previsse uma crise no software. O hardware era cada vez mais barato e o softwarecada vez mais caro. Um grande número de investigadores e projetistas defendiam que a única maneira de contornar os grandes problemas que se avizinhavam era mudar a complexidade do (cada vez mais caro) software e transportá-la para o (cada vez mais barato) hardware. Se houvesse uma função mais comum, que o programador tivesse de escrever vezes sem conta num programa, porque não implementar essa...
tracking img