Arquitetura RISC e CISC

Arquitetura RISC
Como característica, esta arquitetura, além de não ter microcódigo, tem o conjunto de instruções reduzido, bem como baixo nível de complexidade. Favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. O comprimento das instruções em arquiteturas RISC tiveram que ser fixados devido à adoção de tecnologias como o piplining e a maior facilidade e simplicidade e consequente redução do tempo de execução, estando o dimensionamento determinado por 32 bits para permitir especificar os três operandos.
Arquitetura CISC
Uma das vantagens dessa arquitetura é que muitas das instruções estão guardadas no próprio processador o que facilita os programadores de linguagem de maquina disponibilizando praticamente todas as instruções que serão usadas em seus programas. Como característica marcante esta arquitetura contém um conjunto grande de instruções, a maioria deles em um elevado grau de complexidade. A desvantagem entre os processadores RISC’s é a impossibilidade de se alterar alguma instrução para melhorar o desempenho. A CISC é implementada e guardada em microcódigos no processador, sendo difícil modificar a lógica de tratamento de instruções. Esta arquitetura suporta operações do tipo “a=a+b” descrita por “add a,b”, ou seja podem simplesmente utilizar dois operandos para uma única instrução, sendo um deles fonte e destino (acumulador) e permite um ou mais operadores em memória para a realização das instruções. Com isto se comprova a necessidade de abranger um elevado leque de modelos de endereçamento, com acesso direto à memória e com apontadores para as variáveis em memória, armazenados eles próprios (ponteiros) em células de memória.