Risc

A arquitetura RISC é constituída por um pequeno conjunto de instruções simples que são executadas diretamente pelo hardware, sem a intervenção de um interpretador (microcódigo), ou seja, as instruções são executadas em apenas uma microinstrução.

As máquinas RISC só se tornaram viáveis devido aos avanços de software no aparecimento de compiladores otimizados .

Existe um conjunto de características que permite uma definição de arquitetura básica RISC; são elas:

o coração de todo computador é o datapath (ULA, registradores e os barramentos que fazem sua conexão); uma das maiores características das máquinas RISC é utilizar apenas uma instrução por ciclo do datapath (uma instrução é similar a uma microinstrução); projeto carrega/armazena, ou seja, as referências à memória são feitas por instruções especiais de load/store; inexistência de microcódigo; sendo assim, a complexidade está no compilador; instruções de formato fixo, permitindo uso consistente do formato e facilitando a decodificação de instruções por controle fixo, o que torna mais rápido os dutos de controle; conjunto reduzido de instruções, facilitando a organização da UC de modo que esta tenha uma interpretação simples e rápida; utilização de pipeline, uma técnica de dividir a execução de uma instrução em fases ou estágios, abrindo espaço para execução simultânea de múltiplas instruções; à medida que um estágio é concluído, a instrução vai para a frente, no canal, e a instrução seguinte vai para aquele estágio; como as instruções RISC são do mesmo tamanho, elas levam um ciclo para completar cada estágio de pipeline. Por exemplo, se uma instrução pode ser dividida em 4 fases, 4 instruções podem ser executadas simultaneamente; utilização de múltiplos conjuntos de registradores.

A especificação de formatos e o número de instruções são os pontos mais enfocados quando se fala de arquitetura RISC, mas uma generalização bem feita da teoria RISC vai muito além,