Organizacao de computadores

Instituto de Informática – Universidade Federal do Rio Grande do Sul (UFRGS) Caixa Postal 15.064 – 91.501-970 – Porto Alegre – RS – Brazil [e-mail] 1. Introdução

Este trabalho consiste na execução e análise do algoritmo Rijndael em diferentes configurações de cache sobre um simulador de processador MIPS (SimpleScalar SimCache). Variando-se, o tamanho total, tamanho de bloco e associatividade, a fim de analisarmos a variação da taxa de misses nas diferentes configurações.

2. Influência do tipo de mapeamento

A partir da execução do benchmark em configurações de cache com tamanho total de 1 Kbyte e tamanho de bloco de 32 bits, variando-se a associatividade, o número de conjuntos e a política de reposição obteve-se a tabela a seguir. Além disso, obtiveram-se os gráficos abaixo, com a variação taxa de misses na cache de instruções e de dados.
LRU RAMDOM FIFO Dcache (%) 35,17% 33,73% 33,45% 33,20% 32,99% 32,84%

Conf. A B C D E F

Nº Conj. 32 16 8 4 2 1

Tam. Bloco Assoc. 32 1 32 2 32 4 32 8 32 16 32 32

htt p:/ /in f.

ufr gs. br/ ~la bia nch
Luís Armando Bianchin - 171315
Icache (%) 21,29% 21,34% 21,34% 21,34% 21,34% 21,34% Dcache (%) 35,17% 32,60% 32,14% 32,08% 32,07% 32,06% Icache (%) 21,29% 21,36% 21,36% 21,35% 21,36% 21,37% Dcache (%) 35,17% 34,30% 34,37% 34,36% 34,35% 34,36%

Organização de Computadores B - 2009/2

in
Icache (%) 21,29% 21,34% 21,34% 21,34% 21,34% 21,34%

Segundo Trabalho Prático de

Taxa de Misses (%) na Cache de Intruções
21,40% 21,35% 21,30% 21,25%

36,00% 35,00% 34,00% 33,00% 32,00% 31,00% 30,00%

Considerando a cache de dados, para todas as configurações, a política de substituição de entradas que obteve o melhor desempenho, foi a Least Recently Used, onde a entrada a ser substituída é aquela que foi utilizada mais remotamente. A causa desse melhor desempenho do algoritmo LRU é a provável alta localidade temporal dos dados em ambos os benchmarks, ou seja, os dados mais recentemente usados