Exors 03

UNIVERSIDADE FEDERAL DA BAHIA
INSTITUTO DE MATEMÁTICA
DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO
Disciplina: MATA48 – Arquitetura de Computadores
Professor: Marcos Ennes Barreto
Semestre: 2015/1

Aulas 3 e 4 – Pipelining e sistemas de memória
EXERCÍCIOS - PIPELINING
1. Explique as vantagens do emprego de pipelining para o projeto de processadores.
2. Por que o ciclo de um pipelining deve sempre corresponder ao estágio mais lento deste pipelining? 3. Considere um pipelining sem ciclos ociosos (stalls) e com as frequências de execução de instruções conforme quadro abaixo. Em qual fração (considerando todos os ciclos) a memória é acessada? 4.Este exercício examina como o pipelining influencia no tempo de ciclo do processador. Para todas as questões, assuma que os estágios do pipelining tem as seguintes latências:

Assuma também a seguinte distribuição de frequência de instruções:

4.1) Qual é o tempo de ciclo do processador em uma implementação sequencial (sem pipelining) e com pipelining?
4.2) Qual é a latência total de uma instrução LW (load word) num processador sequencial (sem pipelining) e num processador com pipelining?
4.3) Se você pudesse dividir um estágio em dois, cada um com a metade da latência do estágio original, qual estágio você dividiria? E qual seria o novo tempo de ciclo do processador neste novo pipelining? 4.4) Assumindo que não existam dependências nem ciclos ociosos (stalls), qual é a taxa de utilização da memória (em porcentagem em relação ao total de ciclos)?

5. Este exercício examina como as dependências de dados afetam o tempo de execução de um pipelining básico de 5 estágios. Todas as questões assumem a sequência de instruções a seguir:

or r1, r2, r3 or r2, r1, r4 or r1, r1, r2
Assuma também os tempos de ciclo abaixo para cada opção de forwarding. Observe que forwarding ALU-ALU significa que uma instrução é capaz de passar um resultado intermediário
(ainda não gravado no registrador de destino) para a próxima instrução que dependa deste