digitais

Universidade Estadual de Londrina

Engenharia El´trica e Laboratorio de Circuitos Digitais II -2ELE038
´
Laboratorio VII
´

Docente: Prof. Leonimer F. Melo
Discentes:Andr´ Wastchuk Merett e Daniel Avelino de Souza

Londrina, PR
02/06/2014

1

Sum´rio a 1 Objetivo

3

2 Introdu¸˜o ca 2.1 Flip Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2 M´quina de estado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . a 2.3 M´quina de estado de Mealy . . . . . . . . . . . . . . . . . . . . . . . . . . a 3
3
3
4

3 Materiais utilizados

5

4 Met´do Utilizado o 5

5 Parte Pr´tica a 6

6 An´lise dos resultados a 9

7 Conclus˜o a 9

8 Bibliografia

9

2

1

Objetivo

O objetivo ´ ser capaz de projetar e implementar m´quinas de estados usando flip flop e a
D, no simulador de circuitos MULTISIM, e observar e analisar os resultados obtidos e comparar com os resultados esperados.

2
2.1

Introdu¸˜o ca Flip Flop D

O ’Flip-Flop D’ possui uma entrada ligada directamente ` sa´ (Q). Independentea ıda mente do estado actual de Q, este ter´ o valor 1 se D = 1 ou valor 0 se D = 0 quando a ocorrer o impulso positivo do rel´gio (positive edge triggered). A informa¸˜o ´ colocada o ca e na sa´ um ciclo depois de ela chegar a entrada. ıda `
Este dispositivo ´ uma c´lula de mem´ria b´sica (guarda um bit) e pode ser interpree e o a tado como uma linha de atraso primitiva (hold) de ordem zero.

Figura 1: Tabela Verdade Flip Flop D.

Figura 2: Representa¸˜o Flip Flop D. ca 2.2

M´quina de estado a Uma m´quina de estados finitos (FSM - do inglˆs Finite State Machine) ou autˆmato a e o finito ´ um modelo matem´tico usado para representar programas de computadores ou e a circuitos l´gicos. O conceito ´ concebido como uma m´quina abstrata que deve estar em o e a um de seus finitos estados. A m´quina est´ em apenas um estado por vez, este