Arquitetura

Processadores Superescalares e Superpipeline
Duas arquitetu¬ras, conhecidas como "Superpipelined" e "Superescalar", vem competindo nos la¬boratórios de pesquisa. A maioria dos novos chips tem dado ênfase à abordagem "Superescalar", apesar de também surgirem híbridos destas duas novas abordagens. Os processadores superpipelined alcançam o paralelismo através da exten¬são do comprimento do pipeline, decrescendo assim a sua granulação e aumen¬tando o número de instruções executadas por ciclo. Porém, devido a um número maior de instruções se encontrarem simultaneamente dentro do pipeline, problemas com interdependência entre as instruções e oscilações de dados (atrasos cumulati¬vos devido a erros no cache, largura de faixa no bus e outros problemas de acesso a memória), aumentam o risco de travar o pipeline. Outra causa de possível trava¬mento é a mudança do fluxo de instruções causado por interrupções e outros saltos ou ramificações na lógica do programa. Todos estes problemas podem ocorrer, em teoria, com qualquer pipeline, mas a sua probabilidade de ocorrência aumenta substancialmente com o superpipelining. Um exemplo de um processador RISC superpipelined é o R5000 dese¬nhado pela MIPS Computer (integrante da Silicon Graphics), que se uti¬liza de um pipeline de oito estágios. Os processadores RISC mais simples se utili¬zam de um pipeline de cinco estágios, portanto este pipeline mais longo do R5500 significa uma estratégia de arquitetura superpipelined. Uma arquitetura superescalar aumenta o paralelismo por operar vários pro-cessadores pipelined separados simultaneamente. Esta estratégia e seus benefícios irão além da mera utilização de processadores adicionais (como a utilização de chip coprocessador matemático separado nos PCs). Em uma verdadeira arquitetura superescalar, as operações ocorrem ao mesmo tempo em todos os processadores aumentando o número de instruções executadas por ciclo. Atualmente, isto signi¬fica que individualmente os processadores