1EE 14

Aluno:_____________________________________________________CPF:______________ 1.O circuito de um banco de memória está mostrado na Fig.1. Considere que os chips de memória estão gravados com a representação BCD dos 8 dígitos mais significativos do seu CPF, um dígito em cada chip, e os bits de endereços A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0 são iguais à representação BCD dos cinco dígitos mais significativos do seu CPF(para CPF par) e iguais à representação BCD dos cinco dígitos menos significativos do seu CPF(para CPF ímpar). Então, para uma operação de leitura sendo realizada, determine:
(a)O(s) chip(s) de memória acessado(s): ________________________________________
(b)Os endereços inicial e final, em hexadecimal, desse(s) chip(s) de memória:______________________
(c)Os dados, em binários, das linha de dados I/O7I/O6I/O5I/O4I/O3I/O2I/O1I/O0:________________________
(d)A organização total, em palavras X bits, do(s) chip(s) acessado(s):______________________
(e)A capacidade total, em Kbits, do(s) chip(s) acessado(s):_______________________________
Solução

Fig .1

Cada item correto = 1
Valor da questão = 5

2. O circuito de controle da Fig.2A, tem quatro chaves de entradas SW1, SW2, SW3 e SW4, e uma saída X. O circuito deve detetar quando duas ou mais chaves estão fechadas ao mesmo tempo, e coloca a saída X no nível ALTO. Utilizando o PLD mostrado na Fig.2B programe o circuito de controle no PLD, sabendo que as chaves SW1 e SW4 jamais estarão fechadas ao mesmo tempo. Para CPF par, a saída X deve ser na porta OR 2; para CPF ímpar, a saída X deve ser na porta OR 0. Para indicar uma célula de bit programada, desenhe um círculo ao redor da célula, na Fig.2B abaixo.
Solução

Fig.2A

Fig.2B
Termos da saída X corretos = 2
Programação correta do PLD = 3
Valor da questão = 5