sistemas digitais, memórias

SISTEMAS DIGITAIS

MEMÓRIAS E
CIRCUITOS DE
LÓGICA PROGRAMÁVEL

Setembro de 04

H. Neto, N. Horta

MEMÓRIAS - 2

SUMÁRIO:
MEMÓRIAS INTEGRADAS
RAM
ROM
PROM
EPROM

LÓGICA PROGRAMÁVEL
PLAs
PALs
FPGAs

Setembro de 04

SISTEMAS DIGITAIS

H. Neto, N. Horta

MEMÓRIAS - 3
MEMÓRIAS

Na sequência do estudo de FFs, como elementos básicos de memória de
1 bit, e de registos como elementos capazes de armazenar 1 palavra de
N bits, surge, naturalmente, a necessidade de elementos que permitam o armazenamento conjuntos de K palavras de N bits. Esses elementos designam-se por memórias.
Na presente abordagem, referem-se em especial os aspectos funcionais e as estruturas lógicas destes circuitos, deixando-se os detalhes da electrónica para cadeiras subsequentes.

Setembro de 04

SISTEMAS DIGITAIS

H. Neto, N. Horta

MEMÓRIAS - 4
RAM - MODELO SIMPLIFICADO
RAM – “Random Access Memory”
Operação de Escrita:
(1) Colocar endereço nas linhas de endereço;
(2) Colocar dados nas linhas de entrada de dados (Ds);
(3) Activar CS_L e WE_L (L - Escrita).

74189
RAM 16x4
A0
A1

1

A2

2

A3

3

CS_L

G1

WE_L

Endereço

0

1 EN [READ]

A

0
15

Operação de Leitura:
(1) Colocar endereço nas linhas de endereço;
(2) Activar CS_L e Desactivar WE_L (H – Leitura) ;
(3) Ler dados pretendidos nas linhas de saída (Os).

1C2 [WRITE]
D0
D1
Entrada de
Dados

1, 2D
A,2D

1,A

Q0
Q1

D2

Q2

D3

Saída de
Dados

Q3

Setembro de 04

SISTEMAS DIGITAIS

H. Neto, N. Horta

MEMÓRIAS - 5
RAM - MODELO LÓGICO DA ESTRUTURA BASE
Linha_0

C1
1D
Linha_1

C1
DMUX
0
A0
A1

}

0
1

G

_
0
3

2
ChipSelect

EN

1D

1
Linha_2

3
C1
1D

Linha_3
C1
1D
Entrada_Dados

Saída_Dados

WriteEnable_H
Selecciona
Coluna

Setembro de 04

SISTEMAS DIGITAIS

H. Neto, N. Horta

MEMÓRIAS - 6
RAM - ESTRUTURA TIPO
DMUX

EXEMPLO:
RAM 16x1, organizada segundo uma