Projeto processador

UNIVERSIDADE FEDERAL DE MINAS GERAIS
LABORATÓRIO DE SISTEMAS DIGITAIS

Projeto de um pequeno processador dedicado em VHDL

Alunos: Lucas Corrêa Aranha Leandro Rodrigues

Curso: Engenharia de Controle e Automação

INTRODUÇÃO

Nosso objetivo é projetar um pequeno processador de 4 bits em VHDL que realize uma sequência de tarefas, utilizando o método de projeto RTL. As tarefas poderão ser selecionadas através de quatro botões: Bot0, Bot1, Bot2 e Bot3, e o processador será formado basicamente por um comparador e por um banco de registradores de quatro bits. As tarefas propostas são as seguintes: * Ao selecionarmos Bot0, todos os registradores do banco serão zerados;

* Ao selecionarmos Bot1, será mostrado qual o maior valor dentre os valores armazenados nos registradores do banco através dos LEDs do kit;

* Ao selecionarmos Bot2, será mostrado qual o menor valor dentre os valores armazenados nos registradores do banco através dos LEDs do kit;

* Ao selecionarmos Bot3, os valores dados em uma entrada de 4 bits serão memorizados em um dos registradores, que será escolhido por meio da combinação dos bits de duas chaves, de forma a identificar o endereço Addr de 2 bits (os valores serão registrados em um dos quatro registradores indicados pelas duas chaves).

Projeto e método RTL

O método RTL (Register Transfer Level) é um método de projeto que pode ser dividido em quatro etapas:
Etapa 1 – Criar uma máquina de estados finitos de alto nível;
Etapa 2 – Criar o caminho de dados com os componentes que serão utilizados no projeto;
Etapa 3 – Conectar o caminho de dados à unidade de controle;
Etapa 4 – Obter uma máquina de estados finitos de unidade de controle.
De acordo com a tarefa selecionada, nosso processador poderá se encontrar em um dos cinco estados a seguir:
Estado reset – (Bot = 0001) zera todos os registradores do banco;
Estado maior – (Bot = 0010) faz a comparação entre todos os valores armazenados nos registradores