Nehalem e sandy bridge

Neha
Na geração Nehalem, a memória cache de nível 2, L2, atua como um buffer para a memória cache compartilhada L3, assim evita que os núcleos vasculhem L3 desnecessariamente, pois como é uma cache de um nível maior é também mais lenta além de ser compartilhada por todos os núcleos, enquanto as memórias L1 e L2 são por individuais. Isso faz com que não ocorra um aumento significativo na largura de banda. Como a cache L3 é compartilhada por todos os núcleos, aplicações Multi-thread irão aproveitar mais L3.

A Intel utiliza um sistema de cache inclusiva, alegando que porquanto L3 é inclusiva, quando um dado não é encontrado é desnecessário procurar o dado em L1 e L2, pois L3 já contém todos os dados armazenados nas caches L1 e L2. Essa abordagem melhora o desempenho e reduz os gastos com energia.

http://www.anandtech.com/show/2594/9

A geração Sandy Bridge introduziu uma GPU ao processador, GPU que por sua vez compartilha também a memória cache L3, o que fez que a Intel criasse um barramento em anel (Ring Bus).

O barramento é formado por quatro anéis independentes: um anel de dados, um anel de requisição, um anel de reconhecimento e um anel de controle.

A memoria compartilhada L3 é dividida em fatias, uma para cada núcleo, porém cada núcleo pode endereçar toda cache. Cada fatia possui um ponto de acesso ao barramento anel e cada fatia possui um pipeline de cache completo.

Barramento em anel