Juliana Amâncio Malagoni Marco Aurélio França Rafael Rodrigues Vieira Neto Wanderley Silmário Júnior Thomás Bessa Ferreira
26-04-2009
1
Faculdade de Engenharia Elétrica Universidade Federal de Uberlândia Campus Santa Mônica Av. João Naves de Ávila, 2121, Bairro: Santa Mônica CEP 38408-100 , Uberlândia - MG, Brasil
Sumário
1 Introdução
1.1 1.2 1.31.4 1.5 Linha do Tempo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Arquitetura . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Design Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Aplicações . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Introdução ao Kit de Desenvolvimento UP2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.5.1 1.5.2 1.5.3 1.5.4 1.5.5 Dispositivo EPF10K70 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Dispositivo EPM7128S . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . Oscilador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
4 6 6 7 8 9 9 9 9 10
Jumpers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Dispositivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2Design Digital
2.1 Linguagem de Descrição de Hardware 2.1.1 2.1.2 2.1.3 2.1.4 2.1.5 2.1.6 2.1.7 Objetivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11
11 11 11 12 12 12 1212 13 13 14 15 17 17 19 23 24 25 25 25 26 26 30 30 35 38
Breve Histórico
O que é VHDL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . O que signica VHDL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . O que é uma linguagem de descrição de hardware . . . . . . . . . . . . . . . . . . . . . . . . . . .Vantagens e Desvantagens de se utilizar VHDL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Componentes de um projeto VHDL 2.1.7.1 2.1.7.2 2.1.7.3 2.1.7.4 PACKAGE (Pacotes) ENTITY (Entidade) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
ARCHITECTURE (Arquitetura)
CONFIGURATION (Conguração)
2.1.8
Semântica da linguagem VHDL 2.1.8.1 2.1.8.2 Elementos Léxicos
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comandos Seqüenciais
2.1.9
Descrição de Comportamento (Process )
2.1.10 Controle da Seqüência 2.1.10.1 2.1.10.2 2.1.10.3 2.1.10.4 2.1.10.5 2.2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Comando if then
Comando if then else Comando Case
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ....