DISPOSITIVOS L GICOS PROGRAM VEIS

DISPOSITIVOS LÓGICOS PROGRAMÁVEIS
Os circuitos lógicos programáveis(PLD) são circuitos integrados que contém circuitos lógicos e chaves programáveis cujas funções são definidas pelo usuário. Sua estrutura interna é formada por centenas de macrocélulas programáveis, interligadas por conexões também programáveis (Cada PLD seria uma macrocélula), que são composta por uma matriz AND – OR (Com matriz AND programável e a OR fixa como nos PALs) para implementar as funções lógicas combinacionais, cujas saídas ativam módulos de entrada/saída (Compostos por flip-flops e realimentações com funções e interligações programáveis). Os CPLDs possuem chames programáveis cujas funções são definidas pelo usuário, e geralmente podem ser reprogramados quantas vezes seja necessário.

Os PLDs são divididos em:
Arranjos Lógicos Programáveis, que são subdivididos em: PROM, PAL E PLA.
Arranjos de Portas Programáveis, que são subdivididos em: FPGA e CPLD

ARRANJOS LÓGICOS PROGRAMÁVEIS
PLA: Primeiro dispositivo programável composto por uma matriz programável de “ANDs” e outra de “ORs”, com capacidade muito reduzida, que utiliza fusíveis para a sua programação, e uma vez programados não podem ser reprogramados.

PAL: Dispositivo programável com o “array”de OR fixo, ou seja, nesse dispositivo o plano AND é programável, mas o plano OR é fixo. É um dispositivo mais simples de fabricar, barato e com maior desempenho.

ARRANJOS DE PORTA PROGRAMÁVEIS
CPLD: Os elementos programáveis são células do tipo EEPROM, ou seja, são reprogramáveis mediante apagamento prévio do conteúdo anterior. A informação de programação é armazenada em caráter não volátil, isto e, enquanto não houver uma operação explícita de apagamento, elas são mantidas indefinidamente.

FPGA: Circuito integrado que possui capacidade lógica superior a dos CPLDs. Não possui planos AND e OR. São dispositivos programáveis que possuem uma arquitetura baseada em blocos lógicos configuráveis, chamados de CLB que são formados por portas