Calculadora 4 bits - VHDL

Jordão Paulino Cassiano da Silva
Klyfton Stanley
Matheus Targino Barbosa

Relatório: Projeto de Circuito Digital Somador de 4 bits em VHDL – Lógica
Digital

Natal/RN, 2014

Jordão Paulino Cassiano da Silva
Klyfton Stanley
Matheus Targino Barbosa

Relatório: Projeto de Circuito Digital Somador de 4 bits em VHDL – Lógica
Digital

Relatório apresentado à disciplina de Prototipagem de Sistemas Digitais, ministrada pelo professor Pedro Ivo, para fins avaliativos.

Natal/RN, 2014

Introdução
Neste relatório encontra-se a descrição objetiva da projeção tal como a realização de um circuito digital de uma calculadora de 4 bits, realizada durante o 1º bimestre (2014.1) da matéria de Prototipagem de Sistemas Digitais. As atividades práticas foram realizadas no laboratório de eletrônica digital do campus IFRN Natal Zona Norte com o auxilio do Prof. Pedro Ivo.

Projeto
Para o desenvolvimento do projeto foi utilizado o programa Quartus 12.0 sp1 que através da linguagem de descrição de hardware VHDL confecciona o circuito lógico digital desejado.
Foi necessária a confecção das portas mais baixas: AND, OR, XOR e NOT para em seguida, utilizando estas, desenvolver-se os componentes de nível mais alto:
Somador de 1 bit:

Somador de 4 bits (Somadores de 1 bit em cascata):

Uma vez que obtivemos o somador de 4 bits, necessitamos fazer a multiplexação utilizando portas XOR (Ou exclusivo), com isso criamos dois seletores para que se possa realizar as operações A-B e B-A, que são feitas a partir da técnica de complemento de 2 que nega (NOT) um número e soma mais 1bit.
Necessitamos também de um conversor de BCD para 7-segmentos para que ocorra a exibição do resultado em um Display:

Foi utilizado uma porta OU com os seletores de operação desejada para que se realizasse o complemento de dois. Quando um seletor é ativado a calculadora efetua A-B. Se o outro for ativado B-A. Com nenhum dos seletores selecionados a calculadora realiza a