7 Segmentos

UNIVERSIDADE FEDERAL DO PARANÁ

PROJETOS DE CIs DIGITAIS Decodificador do display de sete segmentos

Alunos: Pablo H. de A. Carnelós Felipe Luis Jarek João Luiz Guazi Jr.

Curitiba 2010

1. INTRODUÇÃO
Este trabalho tem por objetivo otimizar e projetar o circuito de decodificação para um display de sete segmentos. A otimização deve ser realizada a nível de portas lógicas, e também a nível de transistores; o circuito otimizado será então utilizado para a confecção do circuito integrado. A forma final desse circuito integrado será seu layout pronto no software ICStudio. Como ele não será confeccionado, serão realizadas simulações elétricas e lógicas através do próprio software ICStudio para comprovar seu funcionamento.

2. DESENVOLVIMENTO
2.1 Pesquisa
Primeiramente passo para o desenvolvimento do projeto foi preciso uma pequena pesquisa de sobre o dispositivo, como ele deve se comportar e suas principais características. O display deve mostrar os valores de 0 a 9 apenas, ou seja, ele deve decodificar um valor de quatro bits para os respectivos segmentos do display (representados de A a G, conforme a figura 1).

Figura 1: Display de sete segmentos. Outro ponto necessário foi elaborar uma tabela verdade para então obtermos as equações de cada segmento através do mapa de Karnaugh e por conseqüência os seus circuitos lógicos digitais.

3 2 1 0 A B C D E F G 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 1 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 1 0 1 1 Tabela 1: Tabela Verdade do display de sete segmentos.

2.2 Otimização do circuito
Após efetuarmos o mapa de Karnaugh de cada segmento obtivemos o seguinte circuito:

Figura 2: Circuito lógico do Decodificador

2.3

Simulação lógica
Para efetuarmos a simulação lógica do circuito obtido, seguimos os passos descritos no tutorial apresentado pelo professor