Resumo da Arquitetura MIPS

Arquitetura Mips (Microprocessor without Interlocking Pipeline Stages)

Descrição: Arquitetura Tipo RICS; Versões de 32 e 64 bit (Nós usamos: 32 bit); Quase 100 milhões de processadores MIPS fabricados em 2009; Usada pela NEC, Nintendo, Cisco, Silicon Grafhics, Sony, Impressoras HP e Fuji, etc...; No MIPS a memória é organizada em bytes, embora o endereçamento seja em palavras de 4 bytes (32 bits). O MIPS tem 32 registradores de uso geral (GPRs-General/Purpose Registers) de 64 bits, denominados R1,...,R31.

Tipo de Barramento: A interconexão dos componentes básicos(Exceto a unidade de controle) se dá por meio do barramento (bus); Barramento é um conjunto de condutores por meio dos quais os bits são transmitidos; Maior parte dos barramentos do MIPS tem 32 bits de largura; Na maior parte das situações, é necessário enviar informações de mais de uma fonte para um só destino (Exemplo: dos 32 registradores para a ALU); Tal tarefa é implementada no hardware pelo multiplexadores (MUX).

Componentes básicos: Barramento Unidade de controle Banco de registradores Unidade lógica e Aritmética (ALU) Contador de programa (PC) Memória Registrador de instruções (IR)

Tipos de endereçamento comportados pela Arquitetura MIPS: Endereçamento por registrador ( o operando é um registrador). Endereçamento por base ou deslocamento (o operando é uma localização de memória