RISC - CISC

UNIVERSIDADE DO ESTADO DE MINAS GERAIS - UEMG
CAMPUS DE FRUTAL

RISC x CISC

PEDRO HENRIQUE MARTINS DOS SANTOS

Frutal
2013

Santos, Pedro Henrique Martins dos

RISC x CISC

Trabalho acadêmico do aluno Pedro Henrique Martins dos Santos do curso de Sistemas de Informação da Universidade do Estado de Minas Gerais – UEMG Campus de Frutal referente à matéria de Arquitetura de Computadores ministrada pelo Professor Humberto Cecconi.

Frutal
2013
1- Processador RISC
Processadores de Conjunto Reduzido de Instruções Computacionais (Reduced Instruction Set Computing ou, abreviadamente RISC) são muito mais velozes do que os processadores comuns (CISC). O termo 'Conjunto Reduzido de Instruções' refere-se ao número de ciclos de clock que o processador leva para selecionar uma instrução. Processadores comuns levam vários ciclos de clock para selecionar uma única instrução. Um chip RISC, por outro lado, pode selecionar e executar uma instrução a cada ciclo de clock.
RISC consistem de muitas instruções pequenas e individuais, que realizam apenas uma única tarefa. O software aplicativo, que precisa ser recompilado especialmente para um processador RISC, realiza a tarefa de informar ao processador qual a combinação de seus comandos menores deve ser executada para completar uma operação maior.
Todos os comandos RISC são do mesmo tamanho, e há somente uma maneira de carregá-los e armazená-los. Além disto, uma vez que cada comando já está na forma de microcódigo, os processadores RISC não precisam de um passo extra para passar as instruções que eles recebem através de uma unidade que transforme os comandos complexos em microcódigos mais simples.
Os processadores RISC usam comandos mais simples, seu conjunto de circuitos também pode ser mais simples. Por tem um número menor de transistor, os comandos são executados de forma mais rápida. Assim os processadores RISC geralmente