Relatório 8 Lab Arq1

Laboratório de Arquitetura e
Organização de Computadores 1
Prof: Dr. Emerson Carlos Pedrino

Experimento 8:
NIOS II

Caio Cesar Almeida Pegoraro - RA: 489000
Rodolfo Barcelar – RA: 495921
Thiago Faria Nogueira RA – 407534
João Gabriel Esteves RA – 408514

Turma: 027367 B

Índice

1. Descrição do Experimento..........................................03
2. Descrição dos Componentes Utilizados......................03
3. Utilizando o Quartus II
3.1 – Montando o Circuito..............................................04
3.2 Análises e Demonstração dos Resultados.................10

4. Exercícios...................................................................11

1. Descrição do Experimento

Nesta aula iniciamos a implementação de um processador utilizando o NIOS
II da Altera. O Nios II é um processador definido em linguagem de descrição, que pode ser implementado em dispositivos Altera FPGA usando o Quartus II CAD
System.
O Nios II facilita a implementação de um processador e é capaz de rodar até mesmo sistemas operacionais.
O processador Nios II pode ser usado em conjunto de outros componentes para formar um sistema completo. Esses componentes incluem um número periféricos padrão, mas é também possível definir periféricos customizados. A placa Altera DE2 possui vários componentes que podem ser integrados ao sistema Nios II.
O Nios II pode ser implementado em três diferentes configurações:
 Nios II/f: é uma versão rápida feita para performance superior.
Tem um maior escopo de opções de configuração que pode ser usada para melhorar a performance do processador.
 Nios II/s: é a uma versão padrão que requer menos recursos em um dispositivo FPGA a troco de ter uma performance reduzida.
 Nios II/e é uma versão econômica que requer o mínimo de recursos da FPGA, mas também tem o mais limitado conjunto de recursos configuráveis. Foi a versão utilizada em sala de aula.
O Nios II é um processador RISC de 32 bits que pode operar