registrador 74xx194

321 palavras 2 páginas
Pinos
1 MR- assíncrona entrada master reset (ativo baixo)
2 DSR- entrada de dados em série (deslocamento para a direita)
3, 4, 5, 6 -D0 a D3- entradas de dados paralelos
7-DSL- entrada de dados serial (deslocamento à esquerda)
8 GND terra (0 V)
9, 10 -S0, S1- entradas de controle de modo
11- entrada de clock CP (disparados por borda de subida)
15, 14, 13, 12, Q0 a Q3 saídas paralelas
16 VCC tensão positiva

Caracteristica Capadidade e mudar da esquerda para direita e virse e versa
Paralelo síncrono e transferência de dados em série
Facilmente expandido para operação tanto serial e paralela
4 Bits
Funcionamento
O funcionamento síncrono da dispositivo é determinado pelo modo de seleção de entradas (S0, S1). os dados podem ser introduzidos e deslocados da esquerda para a direita (Q0→ Q1→ Q2, etc), ou para a direita para a esquerda (Q3→ Q2→ Q1, etc).
Quando ambos S0 e S1 são baixas, os dados existentes são retidas em um modo de espera ("não fazer nada").
Os primeiros e últimos estágios fornecem entradas de dados seriais do tipo D (DSR, DSL) para permitir multiestágio mudar a direita ou deslocar as transferências de dados para a esquerda, sem interferindo com a operação de carregamento paralelo.
Modo de seleção e entradas de dados só responde quando for borda de subida da transição do clock (CP). Portanto, a única limitação é que o sincronismo modo de controle e entradas de dados selecionados deve ser um estável
As quatro entradas de dados paralelas (D0 a D3) são entradas do tipo D. Os dados que aparecem no D0 a insumos D3, quando S0 e S1 são ALTO, é transferido para o Q0 e Q3, respectivamente, após a próxima borda de subida do clock.
Quando o master reset assincrono(MR) estiver em 0 substitui todas as outras condições de entrada e força as saidas Q a 0

Relacionados

  • Lógica
    2897 palavras | 12 páginas