pcs2355 relat-10 2014

Páginas: 7 (1623 palavras) Publicado: 18 de setembro de 2014
Escola Politécnica da USP
Departamento de Engenharia de Computação e Sistemas Digitais
PCS2355 – Laboratório Digital
Turma 3 – Prof. Paulo Barreto

Experiência 10
Contadores VHDL
U7
V7
Bancada: B-03
Data: 23/05/2014

1. Objetivos
Após a realização da experiência busca-se o conhecimento mais aprofundado da
linguagem de descrição de hardware VHDL, através da utilização de funções edescrição
de máquinas de estado em VHDL.

2. Descrição do Projeto
Essa experiência consiste no projeto e implementação de circuitos digitais de contadores
em linguagem VHDL. A implementação do projeto é feita na placa de desenvolvimento
Altera Cyclone II EP2C35F672C6.

3. Atividades Experimentais
a) Contador binário crescente:
As linhas 6 a 9 apresentam a definição da entidade. Sãodefinidos três sinais de entrada
(clock, reset e enable com 1 bit) e 1 sinal de saída (q com 4 bits). O tipo destes quatro sinais
de entrada e saída é std_logic.
As linhas 11 a 28 apresentam a arquitetura do contador. É definido um processo sensível
aos sinais clock e reset e uma variável “contagem“ inteira de 0 a 15. O processo
incrementa o valor de “contagem” em 1 na borda de subida do clock. Nalinha 25 é
chamada a função conv_std_logic_vector para converter o valor de “contagem” para
std_logic e atribi-lo ao sinal de saída q.

Página 1

Experiência 10 – Contadores VHDL

Conversor binário para código de 7 segmentos:
As linhas 6 a 9 apresentam a definição da entidade. São definidos um sinail de entrada (d
com 4 bits) e 1 sinal de saída (q com 7 bits). O tipo destes 2 sinais deentrada e saída é
std_logic.
As linhas 11 a 31 apresentam a arquitetura do conversor. A arquitetura seleciona um valor
de 7 bits para o sinal de saída q para cada valor (de 0 a 15 em binário) do sinal de entrada
d, baseando essa escolha na codificação para código de display de 7 segmentos.

b) As cartas de tempo obtidas nas simulações demonstraram o funcionamento correto dos
circuitosexemplo.
c)
Carta de tempo do contador com saída para display de 7 degmentos:

Carta de tempo do contador binário utilizando função em VHDL:

d) Contador bidirecional de 4 bits (programa fonte em ANEXO 1):
O contador bidirecional foi projetado analogamente ao contador crescente, com a
adição de um sinal de entrada de 1 bit em std_logic (sentido) à entidade contadora e na
arquiteturasdicionou-se um condicional (if) que realiza acréscimo da contagem (para
sentido = 0), ou decrésimo (para sentido = 1).
Carta de tempos – contador_updown:

Página 2

Experiência 10 – Contadores VHDL

e) Designação de pinos:
Função
clock
reset
sentido
enable
saida[0]
saida[1]
saida[2]
saida[3]

Nº pino DE2
PIN_W26
PIN_P25
PIN_N26
PIN_N25
PIN_AE22
PIN_AF22
PIN_W19
PIN_V18

NomeKEY 3
SW2
SW1
SW0
LEDG0
LEDG1
LEDG2
LEDG3

f) Como sinal adicional para depuração pode-se testar o comportmento da saída com a
chave SW0 (enable) em 0.
g) Contador bidirecional em código de Gray com saídas para displays de 7 segmentos
(programa fonte em ANEXO 2):
O circuito é composto por 3 arquiteturas distintas (conversor de código binário a Gray,
conversor de código binário paradisplay de 7 segmentos, contador binário bidirecional).
O conversor de código binário a Gray recebe um sinal de entrada d em binário e
apresenta um sinal de saída q em código Gray(ambos de 4 bits em std_logic).
O conversor de código binário para display de 7 segmentos recebe um sinal de entrada d
em binário (de 4 bits em std_logic) e apresenta um sinal de saída q em código de display
de 7segmentos(de 7 bits em std_logic).
O contador binário bidirecional recebe quatro sinais de entrada (clock, reset, enable e
sentido com 1 bit) e 1 sinal de saída (q com 4 bits). O tipo destes sinais de entrada e saída
é std_logic. Este funciona como o circuito contador bidirecional já mencionado
anteriormente.
Carta de tempos – contGray7seg:

Página 3

Experiência 10 – Contadores VHDL

h)...
Ler documento completo

Por favor, assinar para o acesso.

Estes textos também podem ser interessantes

  • Relat Rio Dulci 10 Laudas 2014
  • Relat Rio Reutiliza O De Res Duo Na Constru O Civil 10 2014
  • Relat rio 10
  • relat rio 10
  • Relat rio LQA 10
  • Relat Rio Da NR 10
  • Relat rio 10
  • 18 10 2014 Trabalho

Seja um membro do Trabalhos Feitos

CADASTRE-SE AGORA!