Org10

Medindo o desempenho da cache

Organização e Arquitetura de computadores
Melhorando o desempenho da cache

Prof. Dr. Luciano José Senger

• O tempo de CPU pode ser dividido entre os ciclos de clock eu a CPU gasta executando o programa e os ciclos de clock que gasta esperando o sistema de memória
– Tempo de cpu = (ciclos de clock de execução da CPU + ciclos de clock de stall de memória) x (tempo de ciclo de clock)
– Stalls de memória tem origem nas falhas de cache
– Ciclos de clock de stall de memória = ciclos de stall de leitura + ciclos de stall de escrita
– Ciclos de stall de leitura podem ser definidos em função do número de acesso de leitura por programa, a penalidade de falha nos ciclos de clock e a taxa de falhas de leitura:
– Ciclos de stall de leitura = leituras/programa x (taxa de falhas de leitura) x
(penalidade de falha de leitura)
– As escritas são mais complicadas, pois temos duas origens de stalls: as falhas de escrita, que exigem a busca do bloco antes de continuar a escrita e os stalls do buffer de escrita, que ocorrem quando o buffer de escrita está cheio: – Ciclos de stall de escrita = (escritas/programa) x (taxa de falhas de escrita) x (penalidade de falha de escrita) + (stalls do buffer de escrita)

Medindo o desempenho da cache

Medindo o desempenho da cache

• Na maioria das organizações write-back as penalidades de falha de leitura e escrita são iguais
(equivalentes ao tempo para buscar o bloco da memória) • Exemplo

– Considerando que os stalls no buffer de escrita insignificantes: • Ciclos de clock de stall de memória = acessos a memória/programa x taxa de falhas x penalidade de falha
• Ciclos de clock de stall de memória = instruções /programa x falhas/instrução x penalidade de falha

– Suponha que uma taxa de falhas de cache de instruções para um programa seja de 2% e que uma taxa de falhas de cache de dados seja de 4%. Se um processador tem um CPI igual a 2 sem qualquer stall de memória e a penalidade de falha é de 100 ciclos para todas