Modelo De Prova PBseg Cham Arqu 2014B 1

Universidade do Sul de Santa Catarina
Prova de segunda chamada – Arquitetura de computadores
Sistemas de Informação
Profa. Sheila Santisi Travessa
Data: 01/12/2014

Aluno(a): Thais K. S Francisco Nota:
1 – Dentro do que foi abordado em sala sobre a técnica de pipeline, que “É uma técnica de implementação de processadores que permite a sobreposição temporal das diversas fases de execução de instruções”. Sabendo-se que tradicionalmente, as instruções do MIPS são executadas em até cinco passos numere os passos de acordo com a ordem de execução: (2,0)
a.( ) 5 escrita do resultado no registrador.
b.( ) 1 busca da instrução na memória.
c.( ) 4 acesso a um operando na memória.
d.( ) 3 execução de uma operação ou cálculo de endereço.
e.( ) 2 leitura dos registradores enquanto a instrução é decodificada.

2 – O diagrama de tempo abaixo mostra o comportamento das unidades funcionais durante a execução das três instruções load word. A partir da análise do diagrama, marque a alternativa correta. (2,0)

a.( ) Ocorreu uma redução de 8ns na execução de três instruções.
b.( ) Em condições ideais o ganho devido ao pipeline é igual a metade número de estágios pipeline.
c.( ) O exemplo mostrado aponta para um ganho cinco.
d.( ) V O exemplo mostra que a técnica apresenta limitações, principalmente quanto a encher todo o pipeline. Logo no exemplo mostrado o ganho será quatro.
e.( ) O pipeline melhora a performance por meio da diminuição do thtoughput das instruções, aumentando o número de instruções executadas por unidade de tempo e não por meio da diminuição do tempo de execução da instrução individualmente.

3 – Construir o mapa de alocação de memória de uma RAM 128x4. Utilizando a tabela abaixo integralmente. (2,0)
Endereçamento Binário
Endereçamento Hexadecimal
Localidades
Instruções e dados da memória
A6 A5 A4 A3 A2 A1 A0

0 0 0 0 0 0 0
00
L0 l0 0 0 0 0