Máquinas de Estados

Páginas: 2 (256 palavras) Publicado: 9 de janeiro de 2015
Aula 19
Conversar sobre os conceitos e projetos de
máquinas de estados em VHDL

19/10/2014

UFAM / prof. Miguel Grimm

1

Projetos demáquinas
de estados
Conceitos e arquiteturas de aplicações; projeto de
pequenos sistemas digitais com máquina de estados

19/10/2014

UFAM / prof.Miguel Grimm

2

Máquinas de estados
em VHDL
Conversar sobre os conceitos essenciais de
máquina de estados usando VHDL

19/10/2014

UFAM /prof. Miguel Grimm

3

Bloco funcional do contador de eventos
Máquina de estados
6/
’0’

5/
’0’

7/
’0’

0/
’0’
4/
’1’
A contagem é 4e a saída é ‘1’

19/10/2014

1/
’0’
3/
’0’

Bloco funcional (caixa preta)

A contagem é 1
e a saída é ‘0’

Contador
de
eventos

SClk

2/
’0’

UFAM / prof. Miguel Grimm

4

Descrição de estados
em pseudo-VHDL
Descreva um contador de quatro
eventos usando a descriçãode
cada estado da máquina Moore
6/
’0’

5/
’0’

7/
’0’

0/
’0’
4/
’1’

1/
’0’
3/
’0’

19/10/2014

2/
’0’

01
02
03
04
0506
07
08
09
10
11
12
13
14
15
16
17
18
19
20
21

Entity maq_desc Is
clk : In Std_Logic;
s : Out Std_Logic;
End maq_desc;Architecture ex1 Of maq_desc Is
Variable estado: Natural Range 0 To 7;
Begin
Process (clk)
If raising_edge(clk) Then
Case atual Is
When 0 => estado := 1;When 1 => estado := 2;
When 2 => estado := 3;
When 3 => estado := 4;
When Others => estado := 0;
End Case;
End If;
If estado = 4 Then s
Ler documento completo

Por favor, assinar para o acesso.

Estes textos também podem ser interessantes

  • maquinas de estados
  • maquina de estados
  • Máquina de Estados
  • Máquina de estados
  • Máquinas de turing e máquinas de estados finitos
  • Maquinas De Estado ASM
  • Do antigo estado a maquina mercante
  • Circuitos Digitais

Seja um membro do Trabalhos Feitos

CADASTRE-SE AGORA!