Lista 5 Ac

UNIVERSIDADE FEDERAL DE GOIÁS
INSTITUTO DE INFORMÁTICA
ARQUITETURA DE COMPUTADORES
Exercícios – Lista 5
1. Suponha que você tenha uma máquina com pipeline implementado assumindo que os desvios nunca serão realizados. Se cada instrução leva 1 ciclo, e a penalidade (caso o desvio seja realizado) leva 5 ciclos, quantos ciclos serão gastos para executar o programa abaixo quando as posições 13 e 14 contêm
(a) 1 e 5, (b) 5 e 1, (c) 1 e 1, respectivamente?
00:
01:
02:
03:
04:
05:
06:
07:
08:
09:
10:
11:
12:
13:
14:
15:

LOD 13
SUB 14
JMN 7
JMZ 10
LOD-C -1
STO 15
JMP 12
LOD-C 1
STO 15
JMP 12
LOD-C 0
STO 15
HLT

Mnemônico
SUB X
LOD X
LOD-C X
STO X
JMP X
JMZ X
JMN X
HLT

Significado
Subtrai o conteúdo do endereço X de
AC
Carrega o conteúdo de X no AC
Carrega o número X no AC
Armazena o conteúdo de AC no endereço X
Desvia controle para o endereço X
Desvia para o endereço X se AC for zero Desvia para o endereço X se AC for negativo Finaliza processamento

2. Considere um processador no qual 20% das instruções são desvios condicionais e os outros 10% são desvios do tipo loop. Os desvios condicionais podem ser previstos com 70% de acerto e os desvios do tipo loop com 90% de acerto. A penalidade no caso de previsão errada é de 5 ciclos. Não existe penalidade para desvios incondicionais ou desvios previstos corretamente, ou seja, neste caso gasta-se um ciclo. Calcule o tempo médio de execução de uma instrução no pipeline deste processador.
3. O que significa as representação big-endian e little-endian? Qual é melhor? Dê a representação big-endian e little-endian para o número inteiro 15251. Assuma uma representação de 32 bits (4 bytes).
4. Um computador tem uma cache de dois níveis. Suponha que 80% das referências à memória seja realizada pela cache de primeiro nível, 15% pela cache de segundo nível, e 5% pela memória principal. Os tempos de acesso são 5 ns, 15 ns e 60 ns respectivamente, sendo que os tempos para a cache de segundo nível e memória principal iniciam a contar no