Doutor

Lista de Exercícios para entregar. (data da entrega, primeira semana de novembro de 2011)
1. O uso de Pipeline aumenta significativamente o desempenho da CPU (no número de instruções executadas por unidade de tempo), mas este não reduz o tempo de execução das instruções individualmente; outro problema é que existem situações nas quais acontecem conflitos de recursos (quando o hardware não pode suportar todas as combinações possíveis de instruções em execução concorrente). A que se refere o texto?
2. Uma memória cache mapeada diretamente está dividida em 128 fendas. A memória RAM possui 16k blocos cada um com 16 palavras. Considere que o tempo de acesso ao cache é de 10ns, e o tempo para preencher uma fenda do cache com uma palavra que não está disponível neste é de 200ns. Considere que a
“leitura-através” não é usada neste modelo: ou seja, quando uma palavra acessada não é achada na memória cache, o bloco inteiro é trazido, e somente aí a palavra pode ser acessada através deste cache. (Lembre-se: quando se referindo à memória, 1k = 1024).
a) Apresente a taxa de acerto de um programa que itera 10 vezes das posições 15 a 200. Considere que muito embora a memória seja acessada duas vezes durante um ERRO(uma vez para Erro e outra vez para satisfazer a referência), um acerto não acontece neste caso. Para o programa em execução, somente uma única referência à memória é observada.
b) Calcule o tempo de acesso total para este programa.
3. Considere um computador com 16 páginas de espaço de endereçamento virtual, mas somente 4 páginas físicas. Seja uma memória física inicialmente vazia. Um programa vai referenciar as páginas virtuais na ordem
0 2 4 5 2 4 3 11 2 10. Nestes termos:
a) Quais referências vão causar falta de página(page fault) com a política de reposição MRU(menos recentemente utilizado)? E quais referências irão causar uma falta de página(page fault) com a política de reposição FIFO(first-in/first-out)?
5. Algumas pessoas têm argumentado