contadores e registradores

INTRODUÇÃO

5.1 – LATCH COM PORTAS NAND

Setando o latch (FF)

Resetando o latch (FF)

Resumo do latch com portas NAND

Representações alternativas

Exemplo 5.1

Exemplo 5.2

5.2 – LATCH COM PORTAS NOR

Exemplo 5.3

Exemplo 5.4

5.3 – ESTUDOS DE CASO NA ANÁLISE DE DEFEITOS ( NÃO VISTO EM ELE0515 - CIRCUITOS LÓGICOS )
5.4 – PULSOS DIGITAIS

5.5 – SINAIS DE CLOCK E FLIP-FOLPS COM CLOCK

Tempo de setup (preparação) ??
Tempo de hold (manutenção)

5.6 – FLIP-FLOP S-R COM CLOCH

Circuito interno de um flip-flop disparado por bordas

5.7 FLIP-FLOP J-K COM CLOCK

Circuito interno de um flip-flop J-K disparado por borda

5.8 – FLIP-FLOP D COM CLOCK

Implementação de um flip-flop D

Transferência de dados em paralelo

5.9 – LATCH D ( LATCH TRANSPARENTE )

Exemplo 5.8 – Determine a forma de onda da saída Q para um latch D com as formas de onda das entradas EN e D mostradas na fig. 5.30. Considere inicialmente Q = 0.

5.10 – ENTRADAS ASSÍNCRONAS

Exemplo 5.9

5.11 – SÍMBOLOGIA IEEE/ANSI

5.12 – CONSIDERAÇÕES SOBRE TEMPORIZAÇÃO EM FLIP-FLOPs
Tempos de setup (tS ) e hold ( tH )
Atrasos de propagação t PLH e t PHL.

Freqüência máxima de clock (fmax )
Tempos de duração do pulso de clock nos níveis ALTOS (tW(H) ) BAIXO (tW(L))
Largura de pulsos assíncronos ativos

Tempos de transição de clock

5.13 – PROBLEMAS POTENCIAIS DE TEMPORIZAÇÃO EM CIRCUITOS COM FFs

Exemplo 5.11

5.14 – APLICAÇÕES COM FLIP-FLOPS

5.15 – SINCRONIZAÇÃO DE FLIP-FLOPS
Exemplo 5.12

5.16 – DETERCTANDO UMA SEQUÊNCIA DE ENTRADA

5.17 – ARMAZENEMENTO E TRANSFERÊNCIA DE DADOS

Transferência paralela de dados

5.18 – TRANSFERÊNCIA SERIAL DE DADOS: REGISTRADORES DE DESLOCAMENTO

Transferência serial entre registradores

5.19 – DIVISÃO DE FREQUÊNCIA E CONTAGEM

Operação de contagem

Diagrama de