computadores com conjunto reduzidos de instruções (RISC)

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Trabalho apresentado pela turma de
Redes de computadores ministradas pela professora Suelene

ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES

Cláudio Alves da Silva
Jõnio Alec Ferreira da Silva
Willis Nazareno do Vale Rodrigues
Deuziane Batista de Castro
Keila Perdigão
Laira Jarina Ferreira de Lima

OBJETIVOS
Este trabalho trata da estrutura e do funcionamento de computadores com arquitetura RISC. Seu objetivo apresentar, da forma mais clara e abrangente possível, a natureza e as características dos sistemas de computação modernos

CARACTERÍSTICAS DAS ARQUITETURAS RISC
Em meados de 1970 investigadores (em especial John Cocke) da IBM (e projetos semelhantes em outros lugares) demonstraram que a maioria das combinações desses modos ortogonais de endereçamento e as instruções não foram utilizados pela maioria dos programas gerados por compiladores disponíveis no momento. Ele revelou-se difícil em muitos casos, para escrever um compilador com mais que a capacidade limitada de tirar proveito dos recursos oferecidos pelos processadores convencionais.
Também foi descoberto que, em implementações de arquiteturas microcodificadas certas operações complexas tendem a ser mais lentas do que uma sequência de operações mais simples fazendo a mesma coisa. Isso foi em parte um efeito do fato de que muitos projetos foram levados às pressas, com pouco tempo para otimizar ou sintonizar todas as instruções, mas sim apenas aquelas usadas com mais freqüência. Um exemplo famoso foi a instrução do VAX de índice.
A memória de núcleo há muito havia sido mais lenta do que muitos projetos de CPU. O advento de memórias de semicondutores reduziu essa diferença, mas ainda era aparente que mais registradores (e mais tarde caches) permitiria maior freqüência de operação da CPU. registros adicionais exigiriam chips importantes ou áreas bordo que, na época (1975), poderiam