Arquiteturas de processadores arm

Arquitetura de processadores ARM Pedro Henrique Gomes Tatiane Silvia Leite Uirauna Imirim Caetano Introdu¸ao c˜

Arquitetura de processadores ARM
Pedro Henrique Gomes Tatiane Silvia Leite Uirauna Imirim Caetano

Instruction Set Pipeline Sistema de Mem´ria o MMU - Unidade de Gerenciamento de Mem´ria o Extens˜es o Aplica¸oes c˜ Conclus˜o a

03 de novembro de 2005

Introdu¸˜o ca

Arquitetura de processadores ARM Pedro Henrique Gomes Tatiane Silvia Leite Uirauna Imirim Caetano Introdu¸ao c˜ Instruction Set Pipeline Sistema de Mem´ria o

Desenvolvida pela Arcon Computers Primeira vers˜o comercial em 1986 a Baseada no MOS Technology 6502 e Berkeley RISC1

MMU - Unidade de Gerenciamento de Mem´ria o Extens˜es o Aplica¸oes c˜ Conclus˜o a

Principais Caracteristicas

Arquitetura de processadores ARM Pedro Henrique Gomes Tatiane Silvia Leite Uirauna Imirim Caetano Introdu¸ao c˜

Processador de 32 bits; 16 registradores de uso geral; Conjunto de instru¸oes extens´ com o uso de c˜ ıvel co-processadores; Instru¸oes de trˆs endere¸os; c˜ e c Capacidade de executar instru¸oes de 16 bits usando c˜ a arquitetura Thumb; Baixo consumo de energia; Tamanho do n´cleo reduzido; u At´ 16 co-processadores l´gicos; e o

Instruction Set Pipeline Sistema de Mem´ria o MMU - Unidade de Gerenciamento de Mem´ria o Extens˜es o Aplica¸oes c˜ Conclus˜o a

Conjunto de instru¸oes c˜

Arquitetura de processadores ARM Pedro Henrique Gomes Tatiane Silvia Leite Uirauna Imirim Caetano Introdu¸ao c˜ Instruction Set

O ARM ´ tipicamente um RISC e Carater´ ısticas interessantes:
Conjunto grande e uniforme de registradores Arquitetura de LOAD / STORE Uniformidade e tamanhos fixos de campos Instru¸oes de LOAD / STORE de v´rios c˜ a registradores Execu¸˜o condicional da maioria das instru¸oes ca c˜

Pipeline Sistema de Mem´ria o MMU - Unidade de Gerenciamento de Mem´ria o Extens˜es o Aplica¸oes c˜ Conclus˜o a

Registradores

Arquitetura de processadores ARM Pedro Henrique