Arquitetura RISC vs. CISC

O que é Arquitetura RISC?
A arquitetura RISC é uma arquitetura de processador que permite que um chip possa selecionar e executar uma instrução a cada ciclo de clock, ao contrário de processadores comuns, que para uma única instrução ser executada são necessários vários ciclos. Do inglês: Reduced Instructions Set Computer- algo como computador com conjunto reduzido de instruções, remete a uma arquitetura que aperfeiçoa o processo de execuções de instruções, tornando assim uma arquitetura mais rápida e eficiente que a original, com uma latência computacional menor.
As instruções de atribuição predominam, sugerindo que os movimentos simples de dados deveriam ser otimizados. Otimiza o pipeline(processamento de instruções paralelamente) porque há menos operações por instrução e elas são mais previsíveis. Utilizam a técnica de desvio atrasado, na qual instruções de desvio são rearranjadas com outras instruções.
RISC: Princípio de Processamento

As funções de comando criadas em um processador RISC consistem de muitas instruções pequenas e individuais, que realizam apenas uma única tarefa. O software aplicativo, que precisa ser recompilado especialmente para um processador RISC, realiza a tarefa de informar ao processador qual a combinação de seus comandos menores deve ser executada para completar uma operação maior.

Todos os comandos RISC são do mesmo tamanho, e há somente uma maneira de carregá-los e armazená-los. Além disto, uma vez que cada comando já está na forma de microcódigo, os processadores RISC não precisam de um passo extra para passar as instruções que eles recebem através de uma unidade que transforme os comandos complexos em microcódigos mais simples. Como resultado destas diferenças, os comandos RISC são carregados muito mais rapidamente que os comandos CISC.

Durante a compilação de software especificamente para um chip RISC, o compilador determina quais comandos não vão depender dos resultados de outros. Como estes comandos não têm de