Arquitetura de um processador baseado no IAS de Von Neumann com palavra de tamanho de 32 bits e 64 bits

Exemplo de uma arquitetura de um processador baseado em no IAS de Von Neumann com palavra de tamanho de 32 bits e 6 bits para definição da instrução.

Armazenamento de um número.

Palavra para armazenamento de uma instrução.

Organização do IAS:

A estrutura do computador IAS possui quatro módulos principais: A memória principal, a unidade de controle, a unidade lógica e aritmética e o módulo de entrada e saída.
Memória Principal:
Organização da memória principal que possui 1024 palavras de 32 bits. Como mostra a figura abaixo:

Instruções:
Transferência de dados: entre memoria e registradores da ULA ou entre dois registradores da ULA;
Desvio condicional: permite dois pontos de decisão;
Desvio incondicional: altera a sequencia de instruções da memoria;
Aritmética: operações executadas pela ULA;
Alteração de endereço: calcula endereços utilizando a ULA para inseri-los em instruções armazenadas na memoria.

Conjunto e instruções:
Transferência de dados:
001010 – Transfere o conteúdo do registrador MQ para o acumulador AC;
001001 – Transfere o conteúdo da posição de memoria X para MQ;
100001 – Transfere o conteúdo do acumulador para a posição de memoria X;
000001 – Transfere M(X) para o acumulador;
000010 – Transfere –M(X)para o acumulador;
000011 – Transfere o valor absoluto de M(X) para o acumulador;
000100 – Transfere -|M(X)| para o acumulador;

Desvio Condicional:
001111 – Se o numero no acumulador é um valor não-negativo, a próxima instrução a ser executada é buscada na metade esquerda de M(X);
010000 – Se o numero no acumulador é um valor não-negativo, a próxima instrução a ser executada é buscada na metade direita de M(X);

Desvio incondicional:
001101 – A próxima instrução a ser executada é buscada na metade esquerda de M(X);
001110 – A próxima instrução a ser executada é buscada na metade direita de M(X);

Aritmética:
000101 – Soma M(X) a AC; armazena o resultado em AC;