Risc x sisc

Disponível somente no TrabalhosFeitos
  • Páginas : 5 (1202 palavras )
  • Download(s) : 0
  • Publicado : 13 de abril de 2013
Ler documento completo
Amostra do texto
RISC VS CISC
A vantagem de uma arquitetura CISC é que já temos muitas das instruções guardadas no próprio processador, o que facilita o trabalho dos programadores, que já dispõe de praticamente todas as instruções que serão usadas em seus programas. No caso de um chip estritamente RISC, o programador já teria um pouco mais de trabalho, pois como disporia apenas de instruções simples, teriasempre que combinar várias instruções sempre que precisasse executar alguma tarefa mais complexa. Seria mais ou menos como se você tivesse duas pessoas, uma utilizando uma calculadora comum, e outra utilizando uma calculadora cientifica. Enquanto estivessem sendo resolvidos apenas cálculos simples, de soma, subtração, etc. quem estivesse com a calculadora simples poderia até se sair melhor, mas aoexecutar cálculos mais complicados, a pessoa com a calculadora científica disporia de mais recursos
CISC: 1 ou mais operandos em memória (máx 1 no i86 e M68K); nem sempre se especificam 3 operandos (máx 2 no i86 eM68K).
RISC: operandos sempre em registros; 3 operandos especificados (1 dest, 2 fontes).
Velocidade:
Devidoa tecnologia pipelined os processadores RISC alcançam duas a quatro vezes aperformance dos processadores CISC usando tecnologia de semicondutor equivalente e os mesmos valores de clock.
Simplicidade do Hardware:
Pelo fato de um processador RISC trabalhar com instruções simples, o processador utiliza menos espaço no chip, funções extras como circuito de gerenciamento de memória e unidade aritmética armazenada num mesmo chip. Chips menores permitem que o fabricantearmazene mais dispositivos em uma única pastilha, o que pode baixar consideravelmente o custo.
Instrução de máquina simples
As instruções construídas para um processador RISC são simples e pequenas o que aumenta a sua performance.
Desvantagens
A transição da arquitetura CISC para arquitetura RISC pode apresentar alguns problemas devido ao fato que os engenheiros de software podem ter problemaspara fazer a transição do código de memória de maneira correta.
Qualidade do Código
A performance de um processador RISC depende diretamente do código gerado pelo programador. No caso de um código mal desenvolvido o processador pode gastar um tempo demasiado na execução das instruções, isto faz com que a performance de uma máquina RISC dependa em grande parte da qualidade do código gerado peloprogramador.
Expansão do Código
O fato de a arquitetura CISC trabalhar com instrução única com ações complexas e as máquinas RISCtrabalharem com instrução simples a transição do código pode acarretar problemas. O termo "expansão do código" refere-se ao aumento de tamanho que se obtém de um programa originalmente compilado para uma máquina CISC, ter sido recompilado para uma máquina RISC. Aexpansão vai depender da capacidade do programador e a natureza do conjunto de instruções de máquina.
Projeto de Sistema
Outra desvantagem que a arquitetura RISC apresenta é o fato de requerer sistema de memória rápida para alimentar suas instruções. Tipicamente sistemas baseados nesta arquitetura costumam apresentar grande quantidade de memória cache interna, conhecida como "first-level cache", oque encarece o projeto.
A arquitetura RISC caracteriza-se por sua estrutura dinâmica, simples, objetiva e de grande velocidade. Trabalhando com um conjunto de instruções curtas e simples, consegue alcançar grande performance, que faz com que suas aplicações tenham grande potencial em Sistemas de Rede, Internet e Bancos de Dados.
Toda arquitetura tem suas vantagens e desvantagens. Se de um lado,esta arquitetura apresenta tantas qualidades, ela pode também se transformar num sistema de baixa performance se não for projetado de forma correta. Seus códigos tem de ser bem construídos e bem codificados para que se tenha alto desempenho. No geral, as máquinas baseadas nessa arquitetura, conquistam cada vez mais o mercado de alto nível, sendo responsável por grande parte dos sistemas de grande...
tracking img