Processador Neander

ARQUITETURA DE
COMPUTADORES
Projeto lógico de um processador

O computador NEANDER
O computador NEANDER tem as seguintes características: Largura de dados e endereços de 8 bits
Dados representados em complemento de dois 1 (registrador) acumulador de 8 bits (AC)
1 (registrador) apontador de programa de 8 bits (PC)
1 registrador de estado com 2 códigos de condição: negativo (N) e zero (Z)
2

1

Componentes internos
Controle:
FSM, ou máquina de estados

Datapath, ou caminho de dados:
Registradores
ULA
Decodificador de instruções

3

Transferências
Instrução LDA
Busca:
RI
PC
Execução:

end
PC
AC

MEM(PC)
PC+1

REM
PC
Read
RI
RDM

MEM(PC)
PC+1
MEM(end); atualiza N e Z

4

2

Transferências
Instrução LDA
Busca:

Execução:

REM
PC
Read; PC
RI
RDM

PC+1

REM
PC
Read; PC
PC+1
REM
RDM
Read
AC
RDM; atualiza N e Z
5

Transferências (outro ex.)
Instrução JMP
Busca:

Execução:

RI
PC

MEM(PC)
PC+1

end
PC

MEM(PC) end REM
PC
Read
RI
RDM

6

3

Transferências (outro ex.)
Instrução JMP
Busca:

Execução:

REM
PC
Read; PC
RI
RDM

PC+1

REM
PC
Read
PC
RDM

7

Organização interna do NEANDER
Sinais de controle:
Operações de transferência
Instruções
Expressões boleanas

Ver PDF OrgNea2004.pdf
8

4

Monociclo

Processador MIPS
9

Características do monociclo
Ao final de cada ciclo de relógio o PC é carregado com um novo valor
A mudança no valor do PC se propaga através de uma grande lógica combinacional memória de instruções => banco de registradores => ALU => memória de dados => banco de registradores

período do ciclo de relógio deve ser maior do que máximo atraso de propagação através desta lógica combinacional
10

5

Exemplo monociclo (MIPS)
Supondo os seguintes atrasos:
– memórias: 2 ns
– ULA: 1 ns
– banco de registradores: 1 ns
– somadores: 0,5 ns
– demais componentes: atraso desprezível
Período do ciclo