Laborat Rio De Hardware 4

UNIVERSIDADE FEDERAL DE MINAS GERAIS
INSTITUTO DE CIÊNCIAS EXATAS
DEPARTAMENTO DE CIÊNCIA DA COMPUTAÇÃO

Curso: Bacharelado em Ciência da Computação
Disciplina: Introdução aos Sistemas Lógicos
1o. Semestre de 2014
Professor: Luiz Filipe Menezes Vieira ([e-mail])
Monitor: Elerson Rubens ([e-mail])

Data da entrega: 30.05.2014

Laboratório de Hardware 4: Fatoração em Verilog
Data da Prática: 26/05/2014 a 30/05/2014
Objetivo: Esta prática de laboratório tem como principal objetivo possibilitar ao aluno uma experiência inicial com programação em Verilog.
Deverá ser implementado um algoritmo que fatora um número. Dado um número na entrada, a saída será formada pelos fatores desse número. A implementação deverá ser feita em Verilog e a validação final dos algoritmos será feita nas placas da Altera.
As documentações relacionadas a programação em verilog e utilização da placa Altera estão disponíveis no moodle. Além disto estão disponíveis os códigos para utilizar os displays e leitura das chaves. Para simulação de Verilog, os alunos podem usar o
Icarus Verilog (iverilog), que tem nas máquinas da graduação ou o programa cver. Para colocar o código na placas, será utilizado o Quartus, que tem instalado nas máquinas da 2023 e configurar os pinos de entrada e saída no programa conforme demonstrado em sala de aula.

1

SAÍDAS
ENTRADA

Bit menos significativo

Figura 1: Placa Altera.

Funcionamento:
Na Figura 1 é possível ver a indicação da entrada a partir das chaves, em que cada chave representa um bit que irá compor o número, observando que o bit menos significativo fica a direita.
Nos displays deverá ser mostrado o valor dos primeiros fatores. Não é necessário mostrar o expoente dos fatores. Cada par de display de 7 segmentos será usado para indicar um número.

Atividades:
Parte 1: Na semana dos dias 26 a 30, serão feitas atividades no laboratório da sala
2023 em que os alunos deverão validar seus algoritmos na placa Altera, que estarão
disponíveis