Familias ttl

Disponível somente no TrabalhosFeitos
  • Páginas : 5 (1233 palavras )
  • Download(s) : 0
  • Publicado : 4 de março de 2013
Ler documento completo
Amostra do texto
FAMÍLIAS E TECNOLOGIAS DIGITAIS

Disciplina de Digital 2

Curso de Eletrônica

Elaboração:

Bertoldo Schneider Jr
Fábio Kurt Schneider

1

FAMÍLIAS DE CIRCUITOS LÓGICOS
1-Introdução
Este capítulo é dedicado à análise básica das diversas famílias de circuitos lógicos digitais . Esta análise
baseia-se no estudo de estruturas internas e características elétricas das mesmas.
OsCircuitos Integrados podem ser classificados conforme vários critérios. Abaixo são apresentadas duas
classificações. Na disciplina de Eletrônica Digital II serão empregados C.I.’s do tipo SSI e MSI (no que se refere à
integração) e TTL e CMOS (no que se refere à tecnologia/arquitetura interna).
Ainda, estudaremos aqui tecnologias sobre substrato de Silício. Outros tipos de substratos vêm sendodesenvolvidos, apresentando algumas vantagens sobre o Si, embora não sejam ainda comercialmente vantajosos.
1.1.1 Classificação Quanto à Escala de Integração:

n
n
n
n

SSI (Small Scale integration , Pequena Escabla de Integração)
10 portas / C.I.;
MSI ( Medium Scale integration, Média Escala de Integração)
10 a 100 portas / C.I.;
LSI (Large Scale integration , Grande Escala deIntegração)
100 a 1000 portas / C.I.;
GSI (Great Scale integration , Escala de Integração muito Grande) >1000 portas / C.I.;

1.1.2 Classificação Quanto à Tecnologia Interna:
n Bipolar:
n DTL (Diode Transistor Logic, Lógica de Diodos e Transistores);
n DCTL (Direct Coupled Transistor Logic , Lógica de Transistores diretamente acoplados);
n RTL (Resistor Transistor Logic, Lógica de Transistores eResistores);
n RCTL (Resistor Capacitor Transistor Logic, RTL com Capacitores);
n HTL (High Threshold Logic, Lógica de alto Limiar);
n TTL (Transistor Transistor Logic, Lógica Transistor-transistor);
n ECL (Emitter Coupled Logic, Lógica de Emissores Acoplados);.

n

MOS (Metal Oxide Semiconductor Logic , Lógica de MOSFETs):
n pMOS (MOSFET canal P);
n nMOS (MOSFET canal N);
n CMOS(Complementary MOS Logic, Lógica MOS complementar) → Há sempre um pMOS e um
nMOS em arquitetura complementar.

Todas estes tipos de construção de circuitos integrados serão analisados posteriormente. Antes disso, porém,
serão analisados os parâmetros elétricos (nomenclatura e significado) dessas estruturas.
1.1.3 Parâmetros Elétricos:
Terminologia
I → i ntensi y of current; V → voltage (tensão); t →time (tempo); Índices: I → input (entrada); O →
t
o utput (saída); H → high (1); L → low (0); a → d elay (atraso); p → p ropagation (propagação); c → c ommutation
(comutação)

n
n
n
n

IIH: Corrente de entrada para nível alto;
IIL: Corrente de entrada para nível baixo;
IOH: Corrente de saída para nível alto;
IOL: Corrente de saída para nível baixo;

n
n
n
n

VIH: Tensão deentrada para nível alto;
VIL: Tensão de entrada para nível baixo;
VOH: Tensão de saída para nível alto;
VOL: Tensão de saída para nível baixo;

2

V
V H máx
Nível 1
V

H mín

Nível Indeterminado

V

L máx

Nível 0
V

L mín

t
LÓGICA POSITIVA

n
n

ta : tempo de atraso de propagação (tempo que uma saída lógica leva para “responder” a uma informação
inserida na entrada;tc : tempo de comutação ou de chaveamento - é o tempo de transição entre níveis de tensões de uma unidade
lógica. Pode-se ainda classificar a comutação em ts, tempo de subida, o tempo que o dispositivo leva para ir
do nível zero para o nível 1 e td, tempo de descida, tempo que leva para comutar de um estado lógico 1 para
o estado 0.

t
t

d

s

V

t
ta

Outras 2 característicasimportantes para trabalharmos com circuitos lógicos são a imunidade ao ruído e a
capacidade de fornecer/drenar corrente (
drive currents ). O primeiro refere-se à capacidade de um circuito funcionar
adequadamente mesmo na presença de um determinado nível de ruído e o segundo à capacidade de um circuito
fornecer/drenar corrente para/de os circuitos a ele conectados de forma a manter um...
tracking img