Computação

1. (1,5) A tabela abaixo descreve detalhadamente todos os passos para execução da instrução
STR Op., indicando como o Registrador de Instrução (RI), Contador de Instrução (CI),
Acumulador (ACC), Registrador de Dados da Memória (RDM), Registrador de Endereços da Memória (REM), Unidade Aritmética Lógica (UAL) e Barramento de controle, de dados e de endereços são utilizados na execução desta instrução. Lembre-se que a instrução STR Op., quando executada, carrega o conteúdo do Acumulador na memória cujo endereço é Op..
1
2
3
4
5
6
7
8
9
10

STR Op
CI B = 256M células / 16 células/bloco => B = 16 M blocos
Memória Cache
OBS: O K (quantidade de células/bloco) tem de ser igual a MP.

⇒
⇒

Tamanho da memória cache (em blocos ou linhas) => Q = 4K blocos
Tamanho da memória cachê em células = Q x K = 4K blocos x 16 células/blocos
= 64Kcélulas ( 64Kbytes )

Memória principal
256M células: N
16M blocos: B

Organização da cache linha válido

tag

Conteúdo (bloco)

0

1 bit

12 bits

16 células de 8 bits cada = 128bits

1
2
3
4
5

…...
Q-2

…

Q-1

Para endereçarmos toda a MP precisamos da seguinte quantidade de bits ( E ) sendo N = 2E => N = 256M células => N = 228 => E = 28 bits

Tamanho do endereço da MP = 28 bits

12
Corresponde a tag: tag = B / Q = 16 M / 4K = 4K = 212 tag = 12 bits

12

4

Corresponde ao endereço da célula no bloco:
16 células por bloco = 24 palavra = 4 bits
Corresponde ao nº da linha:
Q = 4K linhas ou quadros (máximo) => 212 linha = 12 bits

b) Mapeamento totalmente associativo.
Memória Principal
=> N = 256M células
=> K = 16
=> B = 16 M blocos
Memória Cache
OBS: O K (quantidade de células/bloco) tem de ser igual a MP.
=> Q = 64K blocos
=> Tamanho da memória cache = 64Kbytes

Organização da cache

linha

válido

tag

Conteúdo (bloco)

0

1 bit

24 bits

16 células de 8 bits cada = 128bits

1
2

Memória principal
256M células: N
16M