Circuitos sequenciais

Disponível somente no TrabalhosFeitos
  • Páginas : 5 (1088 palavras )
  • Download(s) : 0
  • Publicado : 24 de setembro de 2012
Ler documento completo
Amostra do texto
FUNDAMENTAÇÃO TEÓRICA
CIRCUITOS SEQUENCIAIS
São aqueles cujas saídas não dependem exclusivamente das entradas, mas também do estado do circuito. O estado corresponde aos bits armazenados nos elementos de memória existentes nos circuitos seqüenciais, devido a esse estado de memória a mesma combinação de entrada pode resultar em valores diferentes de saída.
LATCH
Latchs são elementos básicosque permitem armazenar um bit de informação a partir dos quais se constroem os flip-flops. Eles são construídos com portas NAND, sendo chamado R S, ou NOR, chamado RS, ocorrendo diferença no resultado obtido que seriam que no NOR, R e S são ativos em ALTO ao invés de BAIXO, o estado de repouso é para R=S=0, Q é colocado em nível ALTO para S em ALTO e em nível BAIXO para R em ALTO.
Os tipos deLATCH são:
LATCH RS cujas entradas são R e S, respectivamente, as quais limpam e setam a saída Q, assim o resumo das operações passa a ser: para R=S=0 não há mudança no estado de saída; para R=0 e S=1, Q=1; para R=1 e S=0; Q=0; R=S=1, essa situação tenta limpar e setar o latch ao mesmo tempo, e produz Q=Q=1, se as entradas retornam a zero simultaneamente, o resultado será imprevisível. Este tipo delatch pode ainda apresentar uma variável de controle que permite controlar melhor o armazenamento de informação.
LATCH D possui uma entrada D e uma entrada de habilitação, enable. Seu funcionamento é bem simples já que a saída Q é igual à entrada D, sendo por isso chamado de “transparente”. A entrada de habilitação é semelhante ao clock dos flip flops, mas não depende de transições. Quando ahabilitação está em BAIXO não ocorre mudança, quando está em ALTO, a entrada D passa a surtir efeito.

METODOLOGIA
Para a realização do experimento foi necessário o seguinte material: uma fonte de tensão, a placa didática (matriz de contato), os CIs 7400 e 7402 e resistores de 330Ω. Antes da construção dos circuitos propostos foi verificada a condição dos componentes, dos quais os LEDs que nãoestavam em boas condições foram trocados, e houve consulta da pinagem dos CIS utilizados nos Datasheets, para então se desenhar os projetos que se encontram a seguir:

Figura 1

Figura 2

Figura 3

Figura 4
A figura 1 refere-se ao tópico 2 do procedimento experimental, o qual requer a montagem de um latch RS com portas NORs. A figura 2 ao tópico 3, a figura 3 ao tópico 4, e a figura 4 aotópico 5.
A sequência de montagem foi: depois de colocar o CI na placa, todos os pontos que necessitavam ser conectados (segundo o projeto) o foram, em seguida foram acrescidos os resistores e LEDs, os quais se conectam à terra. O ponto de terra e de Vcc são identificados, e por fim, aplica-se a tensão.

RESULTADOS
Para o lacth RS assíncrono com portas NORs:
S | R | Q | Q |
0 | 0 | 0 | 1 |0 | 1 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 0 |

(estado proibido)

Para o latch RS assíncrono com portas NANDs:
S | R | Q | Q |
0 | 0 | 0 | 1 |
0 | 1 | 0 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 |

(estado proibido)

Para o biestável tipo RS com controle:
Ck | S | R | Q | Q |
0 | 0 | 0 | 0 | 1 |
0 | 0 | 1 | 0 | 1 |
0 | 1 | 0 | 0 | 1 |
0 | 1 | 1 | 0 | 1 |
1 | 0| 0 | 0 | 1 |
1 | 0 | 1 | 0 | 1 |
1 | 1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 | 1 |

(estado proibido)



Para o biestável tipo D:
Ck | D | Q | Q |
0 | 0 | 0 | 1 |
0 | 1 | 0 | 1 |
1 | 0 | 0 | 1 |
1 | 1 | 1 | 0 |

ANÁLISE DE RESULTADOS
Os dois primeiros circuitos apresentam o mesmo comportamento, diferindo apenas quanto ao estado proibido, o que de certa forma contraria o assuntoabordado em sala de aula. Para o primeiro, construído com portas NOR, o estado proibido resultava em ambos os LEDs apagados, sendo as entradas 1, a soma a ser complementada seria necessariamente 1, assim se tem o resultado 00; já o segundo, com portas NAND, com ambos acesos, posto que sendo as entradas 0, o produto a ser complementado será 0, o que resulta em 1. O comportamento tido como igual...
tracking img