Arquitetura risc

Disponível somente no TrabalhosFeitos
  • Páginas : 8 (1754 palavras )
  • Download(s) : 0
  • Publicado : 3 de outubro de 2012
Ler documento completo
Amostra do texto
Sumário
Introdução 3
Características da arquitetura RISC 4
Características comuns à maior parte dos processadores RISC: 5
Instruções complexas: 5
Uso de transistores: 5
Uso de microcódigo: 5
Papel do compilador: 5
RISC versus CISC 6
Exemplo de uma máquina com processador RISC 7
Bibliografia 8

Introdução

Neste trabalho vou descrever algumas informações da arquitetura RISCe as diferenças entre RISC e CISC.
É muito importante aprender sobre essas arquiteturas, pois nossos computadores fazem parte de uma dessas, ou a terceira opção é uma máquina híbrida, que é o conjunto das duas arquiteturas. Não apenas os computadores utilizam essas arquiteturas, no final desse trabalho descrevo alguns exemplos.
Características da arquitetura RISC
Reduced Instruction SetComputer ou Computador com um Conjunto Reduzido de Instruções (RISC), é uma linha de arquitetura de computadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas. A maioria dos microprocessadores modernos são RISCs, por exemplo DEC Alpha, SPARC, MIPS, e PowerPC. O tipo de microprocessador mais largamente usado emdesktops, o x86, é mais CISC do que RISC, embora chips mais novos traduzam instruções x86 baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução.
Os processadores baseados na computação de conjunto de instruções reduzido não tem micro-programação, as instruções são executadas diretamente pelo hardware. Como característica, esta arquitetura,além de não ter microcódigo, tem o conjunto de instruções reduzido, bem como baixo nível de complexidade.
A ideia foi inspirada pela descoberta de que muitas das características incluídas na arquitetura tradicional de processadores para ganho de desempenho foram ignoradas pelos programas que foram executados neles. Mas o desempenho do processador em relação à memória que ele acessava era crescente.Isto resultou num número de técnicas para otimização do processo dentro do processador, enquanto ao mesmo tempo tentando reduzir o número total de acessos à memória.
Esta arquitetura suporta operações do tipo “a=b+c” descrita por “add a,b,c”, ou seja, podem especificar três operandos para uma única instrução, mas exclusivamente se estes forem registos, originando em situação contrária (operadoresem memória) um atraso provocado pela introdução de ações extra no processador que se reflete no funcionamento encadeado (piplining).
Para garantir rapidez e eficiência do sistema, pretende-se que os operadores sejam acedidos á velocidade de funcionamento do processador, logo se justifica a utilização dos registos, e para que a representação de todas as variáveis para processamento sejamapresentadas como registos, tem que se garantir um número elevado destes, assegurando-se atualmente a maioria das variáveis escalares pela utilização de 32 registos genéricos que caracterizam a maioria da tecnologia dos compiladores atuais.
Na representação de variáveis estruturadas, a sua atribuição não se apresenta de forma tão linear, a título de exemplo, um inteiro nesta arquitetura ocupa 32 bits, osreais 32 ou 64 bits (consoante a precisão) e cada célula de memória contem apenas 8 bits, logo cada variável ocupa várias células, portanto uma operação básica entre duas variáveis estruturadas implicava várias operações entre registos (efetuadas parcialmente, e implicavam elevado número de operações e registos), para isso utilizam um indicador (.align x) para alinhar a informação apenas emlocalizações de memória que começam por endereço par para 16 bits (x=1) ou então múltiplos de 4 para 32 bits (x=2).
O comprimento das instruções em arquiteturas RISC tiveram que ser fixados devido a adoção de tecnologias como o piplining e a maior facilidade e simplicidade e consequente redução do tempo de execução, estando o dimensionamento determinado por 32 bits para permitir especificar os três...
tracking img